#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-76340 (P2003-76340A)

	(F2003-10340A)						
(43)公開日	平成15年3月14日(2003.3.14)						

(51) Int.Cl.7		識別記号		FΙ				7	-73-1*(参考)
G 0 9 G	3/36			G 0	9 G	3/36			2H093
G02F	1/133	550		G 0	2 F	1/133		550	5 C 0 0 6
G 0 9 G	3/20	623		G 0	9 G	3/20		623F	5 C O 5 8
								623J	5 C 0 8 0
		631						631R	
			審查請求	未請求	請求	項の数3	OL	(全 7 頁)	最終頁に続く

	<b>著</b> 世間水	木耐水 耐水	貝の数3 OL (宝 / 貝) 放発貝に配
(21)出順番号	特願2001-266888(P2001-266888)	(71) 出版人	000003078 株式会社東芝
(22) 出願日 :	平成13年9月4日(2001.9.4)		東京都港区芝浦一丁目1番1号
		(72)発明者	秋山 一郎
			埼玉県深谷市幡羅町一丁目9番地2 株式
			会社東芝深谷工場内
		(74)代理人	100083806
		-	弁理士 三好 秀和 (外7名)


最終頁に続く

## (54) 【発明の名称】 表示装置の駆動方法

#### (57) 【要約】

【課題】 疑似HV反転駆動における映像信号の並び替えはタイミングコントローラ ICのメモリ容量を大きく する必要があり、消費電力の増加やICチップサイズの 増大によるコストアップが避けられなかった。

【解決手段】 タイミングコントローラ I C 160 で 位 は、外部からシリアル入力された映像信号を 2 間楽単位 立立 大観文 石榴性線のシリアルな映像信号として出力し、 D A C 140、150 では、デジタルーアナログ変換の割い前配映像信号・モッチして、前配極性毎のシリアルな映像信号・極性毎の D J 加 に たたパラレルな映像信号・極代替えるようにした。



#### 【特許請求の範囲】

【請水項』】 マトリクス状に配置された複数の表示画 素、前記模数の表示画素の行開に配置された複数の行電 框、前記模数の表示画素の列間に配置された複数の列電 框と前記表示画素調色を引速水信号により前記列電 框と前記表示画素調色を導送させて前記列電極に供給された た映像信号を前記表示画素が前記画素選択業子を して、それを不同側の前記型機関の一方以性がケモー からに交互に接続された表示装置の駆動方法において、 外部から供給された表示装置の駆動方法において、 外部から供給されたシリアルな映像信号とを回来単位で 並べ替えて極端をのシリアルな映像信号をを回来単位と 前記並べ替を目標のシリアルな映像信号をを極速と 前記並べ替える地では

を含むことを特徴とする表示装置の駆動方法。

【請求項2】 前記パラレルな映像信号に並べ替える処理には、前記シリアルな映像信号の入力に対するパラレ 水な映像信号の出力順を変更する処理が含まれることを 特徴とする請求項1に記載の表示接種の駆動方法。

【請求項3】 前記パラレルな映像信号に並べ替える処理に続いて、前記パラレルな映像信号のデータ形式をデジタルからアナログに変換することを特徴とする請求項1又は2に記載の表示装置の駆動方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ポリシリコンT FTで構成されたアクティブマトリクス型液晶表示装置 の駆動方法に関する。

#### [0002]

【従来の技術】ポリシリコンドドで環境されたアクティブマトリクス型液晶表示装置においては、ガラス基板 上の信号パスラインに映像信号を供給し、一定時間毎に 接数の列電板に振り分けている。例えば、Vライン反転 駆動では1フレーム毎に薄り合う列電板の電位が逆模性 となるような振り分けが行われている。

[0003]上記のようなVライン反転駆動による液晶 表示接置では、中間関資景に黒いウィンドウを表示した ときに、ウィンドウ画面の上下に現れるクロストーク (以下、縦ストローク)が問題となっている。この鏡ス トロークを改善する方法の一つとして、例えば特な昭6 3-4807号公地には採使HV反圧駆動による液晶 ディスプレイ装置が開示されている。

### [0004]

【発明が解決しようとする問題】上記のような疑似 H V 反転駆動を実現するためには、一水平周期格に映像信号 の出力順を並べ替える必要がある。しかしながら、このような映像信号の出力順の並べ替えを、すべてタイミングコントローラ I C で行った場合は、タイミングコントローラ I C で行った場合は、タイミングコントローラ I C ではのメモリの容要を大きくする必要があり、

消費電力の増加並びにICのチップサイズの増大による コストアップが避けられないという問題を生じることに なる。

[0005] なお、タイミングコントローラ I Cとは、 外部から供給されたR(詩)、G(線)、B(常)の各 色毎のシリアルな映像信号を極性毎のシリアルな映像信 号に変換する処理等を行っている制御回路である。ここ で並べ替えられた映像信号はD/Aコンバータでデジタ ルーアナログ変換された後、列電権の駆動回路に出力さ れる。

【○○○6】 この発明の目的は、タイミングコントロー ラ I C内のメモリの容量を大きくすることなしに、疑似 H V 反転駆動を実現することができる表示装置の駆動方 法を提供することにある。

### [0007]

【課題を解決するための手段】上記課題を解決するため、請求項1の景明は、マトリクス代に置された複数数の代電機、前記模数の表示画素の行間に配置された複数の内電機、前記性策極の表示画素の列間に配置された複数の内電機、前記行電機に始むれる行選択虐等による場合に対して、 供給された映像信号を前記表示画素に書き込む複数回面、素選択果子を積え、各列の前記表示画素に書き込む複数回面、素選択果子を積え、各列の前記表示画素に書き込む複数回面、素選択果子を積え、各列の前記表示画素が前記期素選択。本子を九して、七十七千四周例の計2数程級の一方又は他方と一つおきに交互に接続された表示接近の駆動方法において、外部から供給されたシリアルな映像信号を三面乗単位立整く看て極性毎のシリアルな映像信号を運動した。

【0008】好ましい形態として、前記表示装置は、前 記行電極に行選択信号を供給する行電極駆動同路と、前 記列電極に1本おきに逆極性の映像信号を供給し、且つ 前記映像信号の極性と出力順を所定周期で切り替える列 電極駆動回路と、外部から供給されたシリアルな映像信 号を極性毎のシリアルな映像信号に並べ替えるタイミン グコントローラ I Cと、前記並べ替えられた映像信号を パラレルな映像信号に並べ替え、且つ前記映像信号のデ ータ形式をデジタルからアナログに変換するD/Aコン パータとを備え、前記外部から供給されたシリアルな映 像信号を2 画素単位で並べ替えて極性毎のシリアルな映 像信号とする処理を前記タイミングコントローラで実行 1.. 前記処理で並べ替えられた極性毎のシリアルな映像 信号を極性毎の出力順に応じたパラレルな映像信号に並 べ替える処理を前記D/Aコンパータで実行することを 特徴とする。

[〇〇〇9] 請求項2の発明は、請求項1において、前 記パラレルな映像信号に並べ替える処理には、前記シリ アルな映像信号の入力とパラレルな映像信号の出力順と の関係を変更する処理が含まれることを特徴とする。 【0010】好ましい物態として、前記パラレルな映像 信号に並べ替える処理には、通常エードと信号切替を が設定され、通常エードでは、前記シリアルな映像値 号をRGBの各入力順に並べ替えを行い、信号切替モー ドでは、前記RGBの各入力順に立べ替えを行う際に、 DAC入力艦号に対するDAC出力信号の出力ピンの関 係を1ピンフトすることを特徴とする。

【0011】 請求項3の発明は、請求項1又は2において、前記パラレルな映像信号に並べ替える処理に続いて、前記パラレルな映像信号のデータ形式をデジタルからアナログに変換することを特徴とする。

#### [0012]

【発明の実施の形態】以下、この発明に係わる表示核距 の駆動方法を、疑似 H V 反転駆動により表示を行う液晶 表示装置の駆動方法に適用した場合の実施影態について 説明する。ただし、本実施形態では、画面を4分割し て、それぞれのブロック1c8 國素プロ時にアナログ信 号を書き込む場合を例として説明する。

【0013】図4は、本実能形態に係わる別島表不装置 の回路構成図である。この液晶表不装置 100は、複数 の表示顕素10が形成された表示顕素部110、行電極 駆動回路120、列電極駆動回路130、DAC14 0、DAC150及びタイミングコントローラ1C16 0により構成されている。

【0014】こでは、表示回来的110、行電極駆動回路120及び列電極駆動回路130が図示しないアレイ基板上に一体に形成された駆動回路内蔵の済品表示装置として説明するが、行電極駆動回路120及び列電極駆動回路130は、DAC140、150及びタイミングコントローラ1C160と同じく、図示しない外で変勢回路基板上に配置された構成であってもよい。

【0015】表示图素部110は、マトリクス状に配置された機数の表示服素10により構成されている。この 核数の表示 国家 10の列間には、それぞれ有限相12が配置されている。そして、両電板の各交差部には囲素説求素子としての回素スイッチ(TFT)13が配置されている。

【0016】各列の画業スイッチ13は、疑似HV反転 駆動を行うために、それた七両側にある列電権11の一 万以他物力と一つおきに交互に接続されている。回来 イッヂ13のリース電極が列艦11に接続され、ドレ イン撤退はマトリクス状に配置された回素を担 14に接 挟されている。後述する行電極駆動回路120から回来 スイッチ13のゲート電位で選択信号が印かされる と、行電極12と回素電極14間が導進して、列電極1 1にサンブリングされたアナログの映像信号が即業電極 14に参き込まれる。

【0017】一方、画素電極14と相対して配置される 対向電極15は、図示しない対向基板上に形成されてい る。この対向電極15には、コモン配機17を通じて図示しないコモン回路(又はタイミングコントローラ10 160)から一定のコモン電圧が供給されている。また、販素電極14と対向電極15との間には液晶原16 が保持されている。なお、画素電極14には、対向電極 15との電位関係を安定させるために図示しない補助容量が電気的に並列に接続されている。

【0018】行電極駆動回路120は、図示しないシフトレジスタ及びパッフア回路などで構成され、タイミングコントローラ IC160から供給される垂直クロック信号及び垂直スタート信号に基づいて、各行電極12に行選択信号を供給する。

【0019】列電極駆動回路130は、図示しないシフ トレジスタ、信号バスライン及びアナログスイッチなど で構成されている。アナログスイッチは画素スイッチ1 3と同じTFTで構成され、そのソース電極は前記信号 パスラインに、ドレイン電極は列電極11に、またゲー トは前記シフトレジスタの出力にそれぞれ接続されてい る。前配シフトレジスタは、タイミングコントローラ! C160から供給される水平クロック信号及び水平スタ 一ト信号に基づいて列選択信号を出力する。この列選択 信号が前記アナログスイッチのゲート電極に印加される と、前記信号パスラインと列電板11間が導通して、前 記信号パスラインに供給されたアナログの映像信号が列 電棒11にサンプリングされる。ここでは、疑似HV反 転駆動を行うために、列電極11には1本おきに逆極性 の映像信号が供給されると共に、各列電極11に供給さ れる映像信号の極性は1フレームごとに反転され、また 信号の出力順は1水平走査期間(1H)ごとに切り替え られている。列電極11に供給される映像信号の極性と 出力順については後に説明する.

[0020]タイミングコントローラ [C160は、外部から供給されたシリアルの映像信号 (ロントローラス 相信号)を 後述するように2回素単位で並べ着な性性句のシリアルな映像信号として出力する。また、同じく外部から供給された基準クロック信号に基づいて、行電極度時間第120や列環和運動回路130を運動するための各種クロック信号やエスタート信号などを主成して出力する。

【0021】本実施形態では、先に述べたように分割した1フェックに8個素プラ同時にアナログの映像信号を書き込むようにしいるため、タイミングコントロット 1 (青) の各映像信号がそれたれる系統シリアル入力される。なお、三編はR、G、Bの3つのサブ順素で構成されており、8個素分の映像信号(24の信号入力)として、RはR1、R2・R8、GはG1、G2・G8、BはB1、B2・D160での映像信号の並べ替えについては後に最終的ます。

【0022】DAC (正極性) 140, DAC (負極 性) 150は、タイミングコントローラIC160から 出力された正極性、負極性の映像信号のデータ形式をそ れぞれデジタルからアナログに変換して、列電極駆動回 路130の図示しない信号パスラインに供給する。各D ACは、入力した映像信号を一時的に保持する図示しな いラッチ回路と、データ形式をデジタルからアナログに 変換するDAC本体回路などで構成されている。

【0023】本実施形態では、タイミングコントローラ IC160で並べ替えられた極性毎のシリアルな映像信 号(DAC入力信号)を前記ラッチ回路で順次ラッチ し、極性毎の出力順に応じたパラレルな映像信号に並べ 替えた後、前記DAC本体回路でデータ形式をデジタル からアナログに変換し、パラレルな映像信号(DAC出 力信号) として同時に出力している。なお、出力順と は、パラレルに出力される映像信号の並び順をいう。

【0024】上記のような映像信号の並べ替えでは、後 述する通常モードと信号切替モードの2つのモードがあ る。通常モードが設定されている時は、RGBの各入力 順に映像信号の並べ替えが行われ、信号切替モードが設 定されている時は、前記並べ替えを行う際に、DAC入 力信号に対する DAC出力信号の出力ピンの関係を1ピ ンシフトする処理を行っている。この2つのモードでの 並べ替えについては後に疑明する。

【0025】次に、上記のように構成された液晶表示装 第100において、疑似HV反転駆動を行う場合の駆動 方法について説明する。 【0026】図2は、本実施形態の疑似HVライン反転

取動におけるDAC出力信号と列電板との関係を示す説 明図である。図2では、マトリクス状に配置された表示 画素10と、その列間に配置された複数の列電極11と の接続関係を示しており、各表示画素 10に示されたR 1. G1. B1などの記号は、書き込まれたDAC出力 信号を示している。

【0027】また図2(A)は奇数フレーム、図2

(B) は偶数フレームにおける各列電極11の極性を示 している。正極性のDAC出力信号が供給される列電極 1 1 は P 1 P 2 P 3 … などの符号で示し、 負極性の DAC出力信号が供給される列電棒11はN1、N2、 N3…などの符号で示している。列電極11に供給され る映像信号の極性は奇数フレームと偶数フレームでそれ ぞれ反転され、更に、その出力順は奇数書き込みライン (1H, 3H, 5H, …) と、偶数書き込みライン(2 H, 4H, 6H, …) とでそれぞれ切り替えられてい る。各フレームと各書き込みラインでの映像信号の出力 順は以下のようになる。

[0028]

## (A) 奇数フレーム

奇数書き込みライン

正極性のDAC出力信号(P): R1, B1, G2, R3, B3, G4, R5, B5, G6, R7, B7, G8 負極性のDAC出力信号(N): G1, R2, B2, G3, R4, B4, G5, R6, B6, G7, R8, B8

偶数書き込みライン

正極性のDAC出力信号 (P): B8, G1, R2, B2, G3, R4, B4, G5, R6, B6, G7, R8 負極性のDAC出力信号(N): R1, B1, G2, R3, B3, G4, R5. B5. G6. R7. B7. G8 (B) 偶数フレーム

奇数書き込みライン

正極性のDAC出力信号(P): G1. R2. R2. G3. R4. R4. G5. R6. R6. G7. R8. B8 価極性のDAC出力信号(N): R1. B1. G2. R3. B3. G4. R5. B5. G6. R7. B7. G8 偶数書き込みライン

正極性のDAC出力信号 (P): R1, B1, G2, R3, B3, G4, R5, B5, G6, R7, B7, G8 負極性のDAC出力信号(N): B8, G1, R2, B2, G3, R4, B4, G5, R6, B6, G7, R8

なお、図2(A), (B)において、右端の列電極と左 端の列電板は間一配線とする。

【0029】図1は、タイミングコントローラ I Cと各 DACでの映像信号の並べ替えの手順を示す説明図であ る。図1(A)は奇数フレームで奇数書き込みライン、 図1 (B) は奇数フレームで偶数書き込みライン、図1

- (C) は偶数フレームで奇数書き込みライン、図1 (D) は偶数フレームで偶数書き込みラインでの並べ替
- えをそれぞれ示している。 【0030】図1に示すように、タイミングコントロー

ラ I C 1 6 0 では、R. G. Bの3系統でシリアル入力 された映像信号に対して、各フレームと書き込みライン に応じた並べ替えを行っている。ここでの並べ替えは、 正極性のDAC140に対して1面素単位(例えば、R 1. B1, G2/R3, B3, G4/R5, B5, G6 …) . また負極性のDAC150に対して1画素単位 (例えば、G1、R2、B2/G3、R4、B4/G 5. R 6. B 6···) の並べ替えとなる。この場合、合計 で2回素単位で並べ替えを行えばよいので、タイミング コントローラIC160で必要なメモリは合計で2画素 分となる。タイミングコントローラIC160からの出 カは、正負ともにR1、R3、R5…、B1、B3、B 5…、G2、G4、G6…というような3系統のシリア ルなDAC入力信号となる。

【0031】次にDAC140、150では、タイミングコントローラIC160で並べ替えられた3系統のシリアルなDAC入力信号が関示しないラッチ回路で順次ラッチされ、各種性毎の出力順に応じたパラレルな映像信号が参考られる。

[0032] 図3は、正負のDACにおける映像信号の 並べ替えの手順を示す説明図である。図3 (A) は通常 モード設定時、図3 (B) は信号切替モード設定時での 手頭をモれぞれ示している。また、図3 (A). (B) において、DAC入力信号(及びDAC出力信号)を示 す101, 102, 103, 104は、例えば図1のR 1, R3, R5, R7に対応している。また、S1, S 2…はDAC出力とご番号を来している。

【0033】図3(A)の選索モードでは、各入力順に 映像傷号の並べ替えが行われる。すなわち、各系統の入 力頃が101, 102, 103・・・、111, 112, 1 13・・・、121, 122, 123・・・とすると、各入力順 となる101, 111, 121, 102, 112, 12 2・・・という並び替えが行われる。そして、アナログ変換 されて上記のような並びのパラレルな映像信号が出力さ れる。また、図3(B)の借号が替モードでは、選常モードと同じ各入力順に映像信号の並べ替えが行われる が、DAC入力信号に対するDAC出力信号の出力ピン の関係を1センフトする処理が行われる。より DACは一般では、124、101, 111, 121・・・ という並び終えが行われることになる。

[0034]上配信号切替モードは、図1(目)の奇数 フレーム、偶数書き込みラインの正極性のDAC140 での並び替えと、図1(D)の偶数フレーム、(最数書き 込みラインの負極性のDAC150での並び替えの際に 設定される。それ以外の並び替えでは通常モードが設定 される。

とになる。

[0036]上民業施影の基似HV尻転駆動によれば、映像艦馬の並べ替えをタイミングコントローラ I C だけでなく、正負のDAOでも行うようにしたので、タイミングコントローラ I C 内のメモリの容量を大きくすることならに、疑似HV尻転駆動を実現することができる。したがって、タイミングコントローラ I Cの消費派力の増加並びに I Cのテップサイズの増大によるコストアップを生じることがなく、またVライン反転駆動で問題となっていた概入トロークを改善して、良好な表示品位を得ることが可能となる。

#### [0038]

【発明の効果】以上説明したように、この発明「係わる 表示装置の駆動方法によれば、タイミングコントローラ I C内のメモリの容量を大きくすることなとしに、疑似日 V反転駆動を実現することができる。この結果、コスト アップを主じることなく、また統ストロークを改善し て、自好な差示品位を得ることができる。

#### 【図面の簡単な説明】

【図1】(A)~(D)はタイミングコントローラ:C と各DACでの映像信号の並べ替えの手順を示す説明 図。

【図2】(A), (B)は実施形態の疑似HVライン反 転駆動におけるDAC出力信号と列電極との関係を示す 説明図。

【図3】(A)、(B)は正負のDACにおける映像信号の並べ替えの手順を示す説明図。

【図4】実施形態に係わる液晶表示装置の回路構成図。 【符号の説明】

10…表示回来、11…列電橋、12…行電橋、100 …液晶条灰装隆、110…表示回来部、120…行電框 駆動回路、130…列電板駆動回路、140…DAC (正径性)、150…DAC (負極性)、160…タイ ミングコントローラIC

[図1] [図2] (A) (A) コントローラスカ虚型(研報シリアルスカ) ドリスターの3 G1,52--G8 PI NI P2 N2 IH BE SE BE BE 60 81 61 81 12 181 12 12 B 81 60 E1 E2 84 84 82 81 85 84 81 82 81 85 84 87 80 81 85 2 122 DACADERSSES-97ルスカ DAC入力使用は基準シリアル入力は HARMIT BARRIET CLG NO BURNE DE (B) BI 33 DAC入力使用(S基礎シリアル入力) DAC入力医号(I系数シリアル入力) 11,85,85,97 BURS.85,97 CLGQCB,CB si vi vi G2 B2 BI 61 BI 12 02 102 <u>D2</u> [図4] **#**##≥#3≥10~%C DACA力を可なが出シリアルスか) DAC入力信号(1系数シリアル入力) G1,G1,G6G1 F2,84,86,88 81.8 タイミングコントローラIC [図3] DAC(正保性) (A) DAC入力信号(S基接シリアル入力) 101,102,103,104 | 111,112,113,114 | 121,122,123,124 10 表示概象 DAC

DAC出力は号(パラレル出力)
DAC出力とグ音号 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12
DAC出力にグ音号 101 111 121 (02 112 122 103 113 123 (04 114 124

(B)

1

110

## フロントページの続き

(51) Int. Cl. <sup>7</sup> 雑別配号 FI デーマート (参考) GO 9 G 3/20 680 G 09 G 3/20 680 HO 4 N 5/66 10 2 HO 4 N 5/66 10 2 B

Fターム(参考) 2HO93 NC22 NC24 NC34 ND15 ND39 ND54

> 50006 AA22 AF23 AF25 AF82 BB14 BB16 BC11 BC16 FA44 FA47

5C058 AA06 BA01 BA26 BB25

50080 AA10 BB06 CC03 DD10 DD22

DD25 DD26 FF11 JJ02 JJ06